제목 : RISC-V 프로세서 기반의 데이터 기밀성 및 무결성 보장 아키텍처 설계 및 구현

요약 :

IoT(Internet of Things) 디바이스의 보급으로 임베디드 시스템은 다양한 분야에서 사용되고 있으며, 높은 접근성으로 인해 가정 및 기업에 빠른 속도로 확산되고 있다. 또한, 임베디드 시스템이 가지는 효율성으로 인해 기계 제어, 무기체계와 같은 높은 신뢰성이 요구되는 분야에도 빠르게 적용되고 있다. 하지만, 임베디드 시스템의 보급으로 인한 프라이버시 문제 및 악의적인 tampering 공격으로 인한 보안 문제 또한 함께 증가하고 있기 때문에 임베디드 시스템의 데이터 기밀성과 무결성을 보장할 수 있는 구조에 대한 연구가 요구되고 있다.

기존의 상용 프로세서에 대한 보안 구조의 경우, 시스템상의 privilege level을 추가적으로 구현하여 메모리의 격리를 통한 데이터 기밀성 및 무결성을 보장하는 구조가 주로 사용되지만, 저성능 임베디드 시스템에서는 privilege level간의 잦은 context switching은 성능 감소의 원인이 될 수 있다.

본 논문에서는 privilege level의 추가 없이, RISC-V 시스템상의 블록암호의 counter-mode기반 데이터 기밀성 보장 구조 및 replay 공격에 대한 방어 기법을 포함하는 머클트리 기반 무결성 보장 구조를 제안한다. 본 논문에서 제안하는 시스템 보안 구조는 시스템상의 보안 모듈에서 캐시의 동작과 연동하여 데이터를 관리하기 때문에 효율적인 데이터의 기밀성 및 무결성 보장 기능을 제공한다.